错误(170155):固定大小LogicLock区域的内容不够高。它必须至少n LAB高-Altera-Intel社区-FPGA CPLD-ChipDebug

错误(170155):固定大小LogicLock区域的内容不够高。它必须至少n LAB高

由于Quartus®II14.1 Update 1及更早版本中的问题,在拟合使用LogicLock区域约束逻辑布局的设计时可能会遇到此错误。

该错误是由于在分配给LogicLock区域的逻辑中实现的进位链的拟合问题。

解决/修复方法

Quartus II软件版本14.1 Update 1提供了一个补丁。

计划在Quartus II软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容