我是否可以更改输入或输出引脚的弱上拉设置值并生成新的编程文件而无需完全重新编译设计?-Altera-Intel社区-FPGA CPLD-ChipDebug

我是否可以更改输入或输出引脚的弱上拉设置值并生成新的编程文件而无需完全重新编译设计?

是的,您可以更改器件I / O的弱上拉设置值并生成新的编程文件,而无需重新编译整个设计。这是在Quartus®II软件资源属性编辑器中完成的:

1.编译设计项目。
2.在Resource Property Editor中找到特定的I / O引脚。
3.在Properties / Mode(属性/模式)窗口中,更改弱上拉(ON或OFF)的值。
4.选择“检查并保存”网表更改选项。
5.启动Assembler以生成新的编程文件(Processing Menu> Start command)。

请登录后发表评论

    没有回复内容