当我有跨越时钟域的路径时,为什么在Quartus II软件6.0中看到许多无约束的建立和保持路径?-Altera-Intel社区-FPGA CPLD-ChipDebug

当我有跨越时钟域的路径时,为什么在Quartus II软件6.0中看到许多无约束的建立和保持路径?

在Quartus®II软件中,默认情况下, “无关时钟域之间切割路径”选项处于打开状态。从Quartus II软件6.0开始,此设置使软件忽略跨越不相关时钟域的路径上的所有建立和保持约束。 Quartus II经典时序分析器报告跨越不相关时钟域的路径不受约束。

在以前版本的Quartus II软件中没有发生此报告。要避免这些警告,请关闭不相关时钟域之间的剪切路径。要防止对特定路径进行时序分析,请为每个相关路径分配单独的路径。

有关进行时序分配和剪切路径分配的更多信息,请参考Quartus II手册第3卷中的TimeQuest时序分析器 (PDF)章节。

请登录后发表评论

    没有回复内容