由于Quartus®II12.0及更高版本中的问题，当您拥有以下VHDL结构时，您可能不会收到警告或错误，即范围的右边界必须是常量：
for J in 0 to <variable> loop
<code>
end loop;
Quartus II Integrated Synthesis不支持此VHDL结构，可能导致综合逻辑错误。
解决/修复方法
为避免此问题，即使Quartus II软件没有发出警告或错误，也不要使用此结构。
该结构从Quartus II软件版本12.1 SP1开始生成适当的消息。
没有回复内容