如果单个Simulink输入块连接到多个ChannelIn端口,则VHDL不正确-Altera-Intel社区-FPGA CPLD-ChipDebug

如果单个Simulink输入块连接到多个ChannelIn端口,则VHDL不正确

将单个Simulink Inport块连接到多个ChannelIn端口可能会导致综合中出现VHDL错误。此问题会影响原始子系统,其中Simulink Inport块提供给多个ChannelIn端口当您在Quartus II软件中编译综合时,会收到以下错误,因为相同的端口名称在端口列表中多次出现:

Error (10465): VHDL error at one_inport_to_many_channelin_ports_Chip.vhd(40): name "d0" cannot be used because it is already used for a previously declared item

解决/修复方法

为子系统中的每个ChannelIn输入添加一个Simulink Inport块,并将所需信号提供给子系统外部的那些端口。此问题将在DSP Builder高级模块组的未来版本中修复。

请登录后发表评论

    没有回复内容