错误：TimeQuest Timing Analyzer当前不可用-Altera-Intel社区-FPGA CPLD-ChipDebug

错误：TimeQuest Timing Analyzer当前不可用

Altera_wiki等级-LV1-ChipDebug6年前发布
340
尝试在Quartus®IIGUI中的Synopsys设计约束（ .sdc ）文件中创建时序约束时，您可能会看到此错误消息。单击“ 插入约束”并使用“节点查找器”搜索节点时，可能会发生此错误。

解决/修复方法

只有在创建时序网表后才能找到时序约束节点。打开TimeQuest时序分析器窗口并创建时序网表。然后，您可以使用Node Finder在.sdc文件中创建时序约束。

FPGAFPGA-CPLDIntel/AlteraSoCs
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面