Stratix II，Stratix II GX，Arria GX和HardCopy II真差分（LVDS和LVPECL）输入和输出缓冲器需要什么电压？

Stratix®II，Stratix II GX，Arria™GX和HardCopy®II器件的真正差分I / O标准电压要求取决于真差分缓冲器的位置。

大多数LVDS缓冲器位于I / O侧。这是专用SERDES电路所在的位置，可由侧组LVDS I / O引脚访问。这是大多数LVDS操作的常见位置。这些存储体需要2.5V VCCIO用于LVDS输入和输出操作。

位于器件顶部和底部的存储体3,4,7和8仅支持在专用时钟输入缓冲器上输入LVDS / LVPECL的操作。这些缓冲器使用VCCINT进行LVDS / LVPECL操作，并且不依赖于bank VCCIO电压。这些bank不支持LVDS / LVPECL输出操作。

对于LVDS / LVPECL输入和输出操作，存储体9,10,11和12都需要3.3V VCCIO。 PLL [5,6,11,12] _OUT [0,1]引脚支持LVDS / LVPECL输出操作。 PLL [5,6,11,12] _FB / OUT2引脚支持LVDS / LVPECL输入或输出操作。这些是唯一可以配置为LVDS / LVPECL输入或配置为LVDS / LVPECL输出的引脚。

Stratix II，Stratix II GX和HardCopy II器件不支持双向LVDS / LVPECL引脚。