严重警告：PLL时钟输出<instance_name> | wire_pll1_clk [0]进给核心的非法输出频率<PLL高速时钟频率>必须小于<器件时钟网络Fmax>-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面