错误:log2所需的正数 – 不是(0)-Altera-Intel论坛-FPGA CPLD-ChipDebug