AN116中是否存在任何已知错误:配置APEX 20K,FLEX 10K和FLEX 6000器件,版本1.03?-Altera-Intel社区-FPGA CPLD-ChipDebug

AN116中是否存在任何已知错误:配置APEX 20K,FLEX 10K和FLEX 6000器件,版本1.03?

已请求在下一版本中更正以下已知错误:

图2显示了FLEX 6000器件的nCEO应该是未连接的。但是,表24显示nCEO可用作I / O引脚。 FLEX 6000器件的nCEO注释应为:如果nCEO未用作I / O引脚,则nCEO保持未连接状态。

图5提供了第一个图表,其标题如下: 配置APEX 20K和FLEX 6000器件 ,但将FLEX器件标记为10K而不是6000,然后将FLEX 6000或FLEX 10K器件系列应用于图表。但是,如果使用FLEX 6000器件,则应考虑注释(5)。

图25显示了使用nRSnWS的无源并行异步(PPA)时序波形, nRSDATA7/RDYnBSY信号存在错误。当nCS和/或CSnCS断言时,微处理器不应该能够选通nRS信号。因此,当芯片选择引脚无效时, RDYnBSY信号不应出现在引脚DATA7上。

图29有四个错误。他们是:

  1. EPC2器件被示为具有TRST ,但EPC2器件没有这样的引脚。
  2. TRST连接到APEX器件的GND ,但TRST应连接到V CC以使能JTAG。
  3. APEX器件的NCONFIG上拉至V CC ,但NCONFIG引脚的上拉电阻应连接到V CCINT
  4. 注(2)建议使用1-K电阻进行上拉/下拉,但现在建议使用10-K电阻。
请登录后发表评论

    没有回复内容