当我在ModelSim中编译VHDL输出文件(.vho)时,为什么会出现错误或警告? (MAX +PLUS®II,ModelSim)-Altera-Intel社区-FPGA CPLD-ChipDebug

当我在ModelSim中编译VHDL输出文件(.vho)时,为什么会出现错误或警告? (MAX +PLUS®II,ModelSim)

如果您在两个软件包中使用该语言的冲突版本,则在编译由ModelSim中的MAX + PLUS II软件生成的VHO时,您将收到以下错误或警告之一或类似消息。

错误:./ <filename> .vho(<number>):靠近“<number>”。
:数字必须以数字结尾。 
警告[4]:./ <文件名> .vho(<编号>) :数字和标识符之间需要空格。
错误:./ <filename> .vho(<number>):靠近“\”:期待:';'

例如,如果您使用MAX + PLUS II软件中的1993 VHDL语言语法和ModelSim中的1987 VHDL语言语法,则会生成上述错误或警告消息。 VHDL 1993语言允许标识符在斜杠包含时包含特殊字符,这是MAX + PLUS II编译器在VHO文件中实现的功能。要避免这些错误/警告消息,请确保MAX + PLUS II VHDL Writer设置和ModelSim中的VHDL语言语法设置相同。以下是进行这些设置的说明:

在MAX + PLUS II软件中:

  1. 在MAX + PLUS II编译器中,选择VHDL Netlist Writer Settings (Interfaces菜单)
  2. 选择所需的VHDL设置

在ModelSim中:

  1. 选择更改目录 (文件菜单)
  2. 选择包含项目文件的目录
  3. 选择编译 (文件菜单)
  4. 单击“ 默认选项”
  5. 单击VHDL选项卡
  6. 为“ 使用1993语言语法”复选框进行适当选择
请登录后发表评论

    没有回复内容