严重警告：PLL <PLL名称>输入时钟inclk [0]未完全补偿，因为它由远程时钟引脚<引脚位置>提供。Altera_wiki6年前发布290该帖子内容已隐藏，请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDIntel/AlteraSoCs
![严重警告：PLL <PLL名称>输入时钟inclk [0]未完全补偿，因为它由远程时钟引脚<引脚位置>提供。-Altera-Intel论坛-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2022/08/a681252a5f223945.png)
没有回复内容