如何解决与Arria 10 EMIF IP的global_reset_n引脚相关的恢复和删除时序违规？-Altera-Intel社区-FPGA CPLD-ChipDebug

如何解决与Arria 10 EMIF IP的global_reset_n引脚相关的恢复和删除时序违规？

Altera_wiki等级-LV1-ChipDebug6年前发布
40

Arria 10 EMIF IP global_reset_n信号可以从异步或同步源驱动。

global_reset_n信号与时钟域同步，以在硬EMIF IP内生成同步复位信号。可以切断与驱动global_reset_n输入端口到EMIF IP内的节点的用户信号相关联的任何移除和恢复时序违规。

解决/修复方法

使用以下格式将set_false_path约束添加到项目中：

set_false_path -from <重置信号连接到EMIF IP global_reset_n端口> -to <EMIF IP instance_name> *

示例约束是：

set_false_path -from clkrst | clkrst \ | global_reset_n * -to packet：packet_i | packet_altera_emif_151 *


FPGAFPGA-CPLDIntel/AlteraSoCs
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面