内部错误：子系统：EDA，文件：wsc_hierarchy_builder.cpp，行：1928找不到层次结构信息

当您在Quartus®II软件版本6.1中启用TimeQuest时序分析器时，为Primetime生成Verilog网表时可能会发生此错误。

当您的设计具有触发分层综合的分配（例如一个全局综合分配，以及在实体上具有不同值的相同分配）时，会发生此错误，这会导致Primetime EDA Netlist Writer生成分层网表。

从Quartus II软件7.0开始修复此问题。

您还可以使用mySupport为Quartus II软件版本6.1请求补丁0.24，以解决问题。