如何使用命令行编译我的项目时,我启用的SignalTap®II嵌入式逻辑分析仪?-Altera-Intel社区-FPGA CPLD-ChipDebug

如何使用命令行编译我的项目时,我启用的SignalTap®II嵌入式逻辑分析仪?

要从命令行使用SignalTap II嵌入式逻辑分析器编译项目,请首先运行以下命令:

quartus_stp < project_name > [--csf_file < path to CSF >] [--stp_file < path to STP file >] --enable

仅当SignalTap文件( .stp )的路径未写入编译器设置文件( .csf )时,才需要--csf_file--stp_file开关。

要从项目中删除SignalTap II嵌入式逻辑分析仪,请使用--disable开关。

quartus_stp <project_name> --disable

运行quartus_stp命令后,您可以正常编译项目。

请登录后发表评论

    没有回复内容