错误:找不到设计文件’filename’-Altera-Intel社区-FPGA CPLD-ChipDebug

错误:找不到设计文件’filename’

在MAX +PLUS®II软件中编译并读取在第三方综合工具中生成的EDIF输入文件( .edf )时,您可能会看到此错误。如果您使用不正确的库映射文件( .lmf )可能会发生此错误。

解决/修复方法

要避免此错误,请执行以下步骤,根据您的第三方综合工具为您的设计选择合适的.lmf

  1. 打开MAX + PLUS II 编译器窗口
  2. 在“接口”菜单上,选择“ EDIF网表读取器设置”
  3. 从供应商下拉菜单中选择正确的第三方综合工具
请登录后发表评论

    没有回复内容