为什么我的^FLEX®10K Verilog输出文件（.vo）未编译或第三方仿真工具给出极其缓慢的结果吗？（MAX + PLUS II版本9.1和9.11）

MAX + PLUS II版本9.1和9.11 Verilog Netlist Writer错误地为使用嵌入式系统块（EAB）的FLEX 10K设计生成VO文件。 Verilog Netlist Writer为使用EAB的模块指定了不切实际的长时序参数，这可能导致文件无法编译或给出极慢的结果。

这仅发生在MAX + PLUS II软件9.1和9.11版本中;此外，使用EDIF Netlist Writer或VHDL Netlist Writer时也不会发生这种情况。解决方案是安装MAX + PLUS II软件版本9.12补丁。您可以从Altera软件更新网页下载MAX + PLUS II软件版本9.12补丁。