为什么我不能将具有综合“syn_preserve”属性的寄存器或保留寄存器逻辑选项打包到Quartus II软件9.1中的IOE，DSP或RAM模块中？-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面