如何确定Stratix III器件中电压轨的适当去耦?-Altera-Intel社区-FPGA CPLD-ChipDebug

如何确定Stratix III器件中电压轨的适当去耦?

您可以确定使用以下资源的Stratix®III器件电压轨适当的去耦:

(a)使用 配电网络设计工具 。这是根据您的电路板和器件使用情况开发适当的去耦方案的最佳资源。

 

(b)如需进一步指导和示例, 您可以下载Stratix III FPGA开发套件的Schematic。

请登录后发表评论

    没有回复内容