为什么一个单端口内存比在FLEX一个双端口存储器运行在较慢的F_max器件?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么一个单端口内存比在FLEX一个双端口存储器运行在较慢的F_max器件?

当嵌入式阵列块(EAB)处于双端口存储器配置时,它使用读时钟和写时钟。执行同步读取和写入时,EAB同步读取周期时间( tEABRCREG )比EAB同步写入周期时间( tEABWCREGtEABWCREG 。双端口配置中EAB的输出取决于读取周期时间( tEABRCREG )。

使用单端口RAM或ROM时,仅使用写时钟。因此,输出取决于EAB同步写周期时间(tEABWCREG)。为了尽可能快地输出,最好的解决方案是使用双端口存储器。

请登录后发表评论

    没有回复内容