应该向VCCSEL ， nIO_PULLUP和PLL_ENA引脚提供什么电压才能在我的APEXII器件中构成逻辑电平1 ？-Altera-Intel社区-FPGA CPLD-ChipDebug

评分

应该向`VCCSEL` ， `nIO_PULLUP`和`PLL_ENA`引脚提供什么电压才能在我的APEXII器件中构成逻辑电平`1` ？

等级-LV1-ChipDebug

7年前发布

90

对于APEX II器件，构成逻辑电平“1”的电压电平如下：

VCCSEL和nIO_PULLUP始终可以上拉至VCCSEL和3.3 V.

PLL_ENA的逻辑电平“1”由VCCSEL引脚设置控制。

有关VCCSEL引脚的更多信息，请参阅解决方案APEX II器件上的VCCSEL引脚是否选择PLL_ENA引脚使用的输入缓冲器？

FPGA FPGA-CPLD Intel/Altera SoCs

评分

欢迎为Ta评分