除了IOE中的六个I / O寄存器用于连接这些高速存储器接口外，Stratix器件还具有专用电路，用于连接双倍数据速率（DDR）SDRAM和FCRAM。在每个Stratix器件中，器件顶部（I / O bank 3和4）和底部（I / O bank 7和8）的I / O bank支持DDR SDRAM和FCRAM I / O引脚。这些引脚支持DQ总线模式为×，×6或×2的DQS信号。
对于×模式，I / O组3和4中有多达20组可编程DQS和DQ引脚–10组，I / O组7和组中有10组。每组包括一个DQS引脚和一组至少8个DQ引脚（见图66）。每个DQS引脚驱动该组内的八个DQ引脚。 EP1S10器件最多支持16组×DQ引脚。见表28。
对于×6模式，I / O组3和4中有多达8组可编程DQS和DQ引脚 – 4组，I / O组7和8中有4组。每组由一个DQS组成，至少包括一组DQS 16个DQ引脚。 EP1S20器件支持7×6组。 EP1S10器件不支持×6模式。所有其他器件都支持完整的八个组。见表28。
对于×2模式，有四组可编程DQS和DQ引脚 – I / O组3和4中的两组，以及I / O组7和8中的两组。每组由一个DQS和至少32个DQ组成引脚。
| 表1. Stratix器件中的DQ和DQS总线模式支持 | ||||
| 器件 | 包 | ×组数 | ×6组的数量 | ×2组的数量 |
| EP1S10 | 672针BGA 672针FineLine BGA |
12 （1） | 0 | 0 |
| 780针FineLine BGA | 16 （2） | 0 | 4 | |
| EP1S20 | 672针BGA 672针FineLine BGA |
16 （2） | 7 （3） | 4 |
| 780针FineLine BGA | 20 | 7 （2） | 4 | |
| EP1S25 | 672针BGA 672针FineLine BGA |
16 （3） | 8 | 4 |
| 780针FineLine BGA 1,020针FineLine BGA |
20 | 8 | 4 | |
| EP1S30 | 所有 | 20 | 8 | 4 |
| EP1S40 | 所有 | 20 | 8 | 4 |
| EP1S60 | 所有 | 20 | 8 | 4 |
| EP1S80 | 所有 | 20 | 8 | 4 |
| EP1S120 | 所有 | 20 | 8 | 4 |
- 这些封装在I / O bank 3和4中有六组，在I / O bank 7和8中有六组。
- 这些封装在I / O bank 3和4中有8个组，在I / O bank 7和8中有8个组。
- 这些封装在I / O bank 3和4中有三组，在I / O bank 7和8中有四组。
没有回复内容