Quartus II软件版本10.0错误地将PCI Express硬核IP块用于针对Stratix IV GT的设计-Altera-Intel社区-FPGA CPLD-ChipDebug

Quartus II软件版本10.0错误地将PCI Express硬核IP块用于针对Stratix IV GT的设计

对于以下行链路封装为目标的Stratix IV GT器件的设计,Quartus II软件版本10.0错误地将PCI Express硬核IP块放置在底部XCVR块上,该块没有连接硬IP块。设计的编译失败了消息类似于以下内容:

Error: Can't assign I/O pad <“pad name”> to <pin name> because this causes failure in the placement of the other atoms in its associated channel. Error: The transceiver block has no associated PCI Express hard IP block.

请登录后发表评论

    没有回复内容