USB-Blaster下载线的TDO引脚的设置时间规范是什么?-Altera-Intel社区-FPGA CPLD-ChipDebug

USB-Blaster下载线的TDO引脚的设置时间规范是什么?

Altera®没有

t为USB-Blaster™下载电缆的TDO引脚提供设置时间规范,设计保证设置时间裕度。与Altera器件的设置时间相比,时钟周期很长。

TCK周期频率约为6MHz或167ns /周期。

注意,JTAG在TCK的下降沿更改数据并将其锁存在TCK的上升沿。

例如,在Stratix®器件中,TCK到TDO的最大延迟为14ns。

请登录后发表评论

    没有回复内容