是否有关于低压正发射极耦合逻辑(LVPECL)输入的故障保护偏置的建议?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

是否有关于低压正发射极耦合逻辑(LVPECL)输入的故障保护偏置的建议?

什么是故障保护偏置?数据线接收器的故障保护偏置在某些线路条件下设置已知状态,例如: – 低压差分信号(LVDS)驱动器处于TRI-STATE- LVDS驱动器断电(VCC = 0V)或打开) – LVDS驱动器与线路断开连接(未插入)莱迪思半导体未提供任何特定建议,也未测试LVPECL输入的故障保护偏置。但是,您可以参考TI关于此主题的应用说明来讨论此问题。详细说明并提供终端方案和计算电阻值的方法。用于LatticeECP3上LVPECL的输入缓冲器实际上是LVDS接收器,因此您可以使用上面应用笔记中提供的计算来计算添加故障保护偏置的电阻值。。。您必须确保添加故障保护偏置后的电压电平符合LatticeECP3数据表中LVPECL输入的规范。

请登录后发表评论

    没有回复内容