不,VHDL和Verilog的chip_pin
综合属性仅适用于顶级层次结构的端口。
解决/修复方法
要在HDL源代码中为较低级别的分层块指定引脚位置,请使用I / O原语。您可以为每个引脚使用alt_inbuf,alt_outbuf或alt_iobuf原语,并将location参数设置为任何合法的引脚位置。
有关这些基元的信息,请参阅“ 使用低级基元设计用户指南” (PDF) 。
这些原语可能不适用于器件上的所有引脚。例如,您不能将I / O基元与其他基元或宏功能使用的引脚一起使用,例如收发器引脚。
没有回复内容