当您编译包含与未连接信号的任何总线模块设计文件（.bdf）格式的设计，这个警告可能会出现在Quartus®II软件。 Quartus II软件错误地报告设计中不存在整个总线。设计中不存在未使用的位，软件不支持总线上任何位的引脚分配。
如果连接总线的所有引脚，则不存在此问题。此外，HDL设计条目文件中不会出现此问题。如果故意保留总线的某些位未连接，则可以创建HDL文件以解决问题。为此，请打开BDF，然后从“文件”菜单中指向“ 创建/更新” ，然后单击“ 为当前设计创建HDL文件” 。
解决/修复方法
此问题与总线的信号命名有关。当Quartus II软件版本7.1 SP1及更早版本在总线中分离信号时，它会创建诸如bus0和bus1之类的名称，这些名称可能与总线[0]，总线[1]等的引脚分配不匹配。在Quartus II软件7.2或更高版本中创建的BDF设计不会出现此总线命名问题。对于在7.2或更高版本中编译的7.2或更高版本中创建的设计，软件会生成消息以帮助您进行设置以指定总线信号名称的所需行为。
没有回复内容