为我的设计添加层次结构时,为什么编程/配置文件的校验和会发生变化,但是不添加任何其他逻辑? (MAX +PLUS®II,Quartus™)-Altera-Intel社区-FPGA CPLD-ChipDebug

为我的设计添加层次结构时,为什么编程/配置文件的校验和会发生变化,但是不添加任何其他逻辑? (MAX +PLUS®II,Quartus™)

校验和的变化是由设计层次变化引起的MAX + PLUS II或Quartus综合算法的微小变化的结果。但是,编程/配置文件仍然正确,并且任一文件都可用于编程/配置器件。

例如,如果您采用较低级别的设计,为其创建符号,并在上层设计文件中实例化该符号,您只能将输入和输出连接到引脚,则可能会看到编程/配置文件的不同校验和(即,你不添加任何额外的逻辑)。将“包装器”添加到设计文件可以改变生成的编程/配置文件,以便校验和将改变。

请登录后发表评论

    没有回复内容