为什么qmegawiz在静默模式下运行时会为我的ALTPLL宏功能添加setset和lock端口?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么qmegawiz在静默模式下运行时会为我的ALTPLL宏功能添加setset和lock端口?

由于Quartus®II软件存在问题,使用qmegawiz命令行可执行文件生成ALTPLL宏功能可能会向Verilog HDL或VHDL输出文件添加或删除不需要的端口,包括areset和locked端口。

解决/修复方法

要解决此问题,请使用带有GUI的MegaWizard™插件管理器。

请登录后发表评论

    没有回复内容