为什么启用智能编译时不会跳过编译阶段?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么启用智能编译时不会跳过编译阶段?

由于Quartus®II10.0 SP1及更早版本中的问题,在启用EDA Netlist Writer时,Smart Compilation不会跳过任何编译模块。

若要解决此问题,请在编译之前通过在“设置”对话框中将所有EDA工具设置更改为“无”来禁用EDA网表编写器。仅当您要为EDA工具编写网表时才启用EDA Netlist Writer。

计划在Quartus II软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容