警告:由双向引脚“<端口名称>”驱动的输出引脚“<引脚名称>”不能处于三态-Altera-Intel社区-FPGA CPLD-ChipDebug

警告:由双向引脚“<端口名称>”驱动的输出引脚“<引脚名称>”不能处于三态

当您打开Rapid重新编译选项并且项目目录中存在先前的编译数据库时,您可能会在Quartus®II软件版本10.1 SP1或更高版本的Analysis&Synthesis期间看到此警告。

解决/修复方法

您可以放心地忽略此警告。

计划在Quartus II软件的未来版本中禁止此警告。

请登录后发表评论

    没有回复内容