为什么我看到不正确的虚拟JTAG功能仿真结果?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我看到不正确的虚拟JTAG功能仿真结果?

如果在Quartus®II6.0版中指定的指令寄存器(IR)宽度小于或等于3位,则sld_virtual_jtag宏功能模型可能会在功能仿真期间给出错误的结果。但是,该设计确实在器件中综合并正确运行。

Quartus II软件6.0 SP1中已修复此问题。

为避免Quartus II软件6.0中出现此问题,请将IR宽度设置为大于3的值,以进行功能仿真。完成功能仿真后,可以将值设置为常规编译所需的编号。

请登录后发表评论

    没有回复内容