如果端口宽度设置为HDL表达式,组件编辑器可能会错误地生成验证错误-Altera-Intel社区-FPGA CPLD-ChipDebug

如果端口宽度设置为HDL表达式,组件编辑器可能会错误地生成验证错误

如果使用Qsys生成用于Schematic设计输入的块符号文件( .bsf ),则生成的符号的端口可以按任何顺序出现。如果重新生成文件,端口的顺序可能会更改。

解决/修复方法

如果使用Schematic来实例化Qsys系统,则每次更改Qsys系统的顶级信号时,必须重新生成.bsf符号并重新连接程序框图文件( .bdf )中的信号。如果不更改Qsys系统的顶级信号,可以关闭符号生成并重复使用.bdf中先前生成的符号。或者,使用VHDL或Verilog顶级设计文件来实例化您的Qsys系统。

请登录后发表评论

    没有回复内容