当使用ByteBlaster™下载电缆配置时，为什么我的外围组件互连（PCI）原型板提供的输出不同于配置板提供的EPC1配置器件？-Altera-Intel社区-FPGA CPLD-ChipDebug

当使用ByteBlaster™下载电缆配置时，为什么我的外围组件互连（PCI）原型板提供的输出不同于配置板提供的EPC1配置器件？

Altera_wiki等级-LV1-ChipDebug6年前发布
20
出现这种情况可能是由于以下原因之一：

  • EPC1器件加载了一个名为demo_board.gdf的设计，它是一个pci_a函数，内存单元作为本地端。该文件也包含在pci_a构建中。 PCI板卡演练使用pci_top.gdf配置原型板。此文件只实例化pci_a功能，并且不包含在demo_board.gdf本地端的信号。
  • pci_a函数不支持LOCKn信号。确保你处于LOCKn状态。否则，它将驱逐并与PCI总线竞争。
  • 本地时钟信号l_clock将时钟提供给本地侧。它是逻辑单元驱动的信号，不应用于PCI时钟信号，因为它具有较大的偏斜。使用分配给其中一个全局时钟输入的提供的PCI时钟信号。
FPGAFPGA-CPLDIntel/AlteraSoCs
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面