使用Quartus II软件7.2 Service Pack 2编译的Stratix III 3SL340设计中是否存在与PLL引脚相关的已知问题？

在Quartus®II软件7.2 Service Pack 2的不正确配置了Stratix 4个器件引脚®在某些封装选项III 3SL340器件（见下表）。这是由于Quartus II软件中使用了错误的输入寄存器和延迟链设置。受影响的输入引脚名称为 PLL_R1_CLKn，PLL_R1_CLKp，PLL_R4_CLKn和PLL_R4_CLKp。 Altera建议应用软件补丁72SP2 2.03 来解决此问题。

要获取该补丁，请通过mysupport.altera.com提交服务请求联系Altera技术支持。