如何在Arria 10中实现高速源同步接口？

6年前发布

要在Arria®10中实现高速源同步接口，请使用PHYLite IP。

Altera®PHYLitefor Parallel Interfaces IP内核主要用于构建定制存储器接口。

例如DDR2，LPDDR2，LPDDR，TCAM，Flash，ONFI和Mobile DDR。 IP核的每个实例都可以支持最多18个单独数据/选通捕获组的接口。每组最多可包含48个数据I / O和选通捕获逻辑。 PHYLite支持最高1GHz的接口时钟频率。

Altera建议在800 MHz或更高频率下使用动态重配置。 PHYLite支持大多数常见的I / O标准，如SSTL-15，SSTL-15 I / II类，1.5 V HSTL I / II类，1.2 V POD，1.2 V，1,5 V，1.8 V.

PHYLite的示例项目设计：

Altera强烈建议使用Altera PHYLite实现源同步I / O并行接口IP核，接口频率大于200MHz。

评分

欢迎为Ta评分