在Quartus II 12.0软件中使用嵌入式复位控制器时,Stratix V低延迟PHY是否存在任何已知问题?-Altera-Intel社区-FPGA CPLD-ChipDebug

在Quartus II 12.0软件中使用嵌入式复位控制器时,Stratix V低延迟PHY是否存在任何已知问题?

是的,在Quartus®II12.0软件中使用嵌入式复位控制器时,Stratix®V低延迟PHY存在一个已知错误。

  • 配置为绑定接口时,每个通道都有自己的重置。
  • 配置为非绑定接口时,所有通道共享复位。

应该是正确的行为

  • 配置为绑定接口时,所有通道共享复位。
  • 配置为非绑定接口时,每个通道都有自己的复位。

解决/修复方法

要解决此问题,请升级到Quartus II软件版本12.0SP1。
请登录后发表评论

    没有回复内容