如何从Pin Planner中反复注释多个引脚位置?-Altera-Intel社区-FPGA CPLD-ChipDebug

如何从Pin Planner中反复注释多个引脚位置?

在Quartus®II10.0及更高版本中,您可以按照以下步骤使用Pin Planner对多个引脚位置进行反标注:

  1. 通过从“视图”菜单中选择“ 显示Fitter放置” ,编译您的设计并显示Fitter选择的位置分配。
  2. 在“所有引脚”列表中,选择要为其指定位置分配的引脚。
  3. 在“包视图”窗格中,按住Shift键并单击鼠标右键。
  4. 从上下文菜单中选择Back-Annotate
请登录后发表评论

    没有回复内容