每次PLL失锁时，都需要使用areset引脚复位Cyclone和Cyclone II PLL。这确保了PLL输出之间保持适当的相位关系。 Stratix手册中的以下文本也将添加到Cyclone和Cyclone II手册中。
areset信号是每个PLL的复位/重新同步输入。每次PLL失锁时都应置位置位信号，以保证PLL输出时钟之间的正确相位关系。如果满足以下任一条件，用户应在设计中包含areset信号：
- PLL重新配置或时钟切换在设计中实现
- 在失去锁定条件之后，需要保持输出时钟之间的相位关系
没有回复内容