为什么3.3V LVTTL / LVCMOS输入引脚具有为Quartus®II软件生成的IBIS模型分配的3.3V LVTTL / LVCMOS输出IBIS模型?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么3.3V LVTTL / LVCMOS输入引脚具有为Quartus®II软件生成的IBIS模型分配的3.3V LVTTL / LVCMOS输出IBIS模型?

如果您启用了PCI钳位二极管,Quartus®II软件将为输入引脚分配3.3V LVTTL / LVCMOS输出IBIS模型。 3.3V LVTTL / LVCMOS输出IBIS模型包括3.3V LVTTL / LVCMOS输入缓冲器信息。

例如,您可能会看到“ttl33_cio_d4ps3”输出IBIS模型分配给启用了PCI钳位二极管的3.3V LVTTL输入引脚。您可以使用此模型仿真输入功能。

请登录后发表评论

    没有回复内容