在使用Quartus II软件版本10.0时，使用动态重配置配置收发器通道以监听驱动Stratix IV GX和GT器件中的中央时钟分频器的ATX或CMU PLL时，我能获得正确的数据速率吗？-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面