为什么我的Stratix IV器件在快速无源并行(FPP)配置期间表现出高于预期的VCC电流消耗?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我的Stratix IV器件在快速无源并行(FPP)配置期间表现出高于预期的VCC电流消耗?

当执行EP4SGX180,EP4SGX230,EP4SGX290,EP4SGX360,EP4SGX530,EP4SE230,EP4SE360,EP4SE530,EP4SE820,EP4S40G2,EP4S40G5,EP4S100G2,EP4S100G3,EP4S100G4,和EP4S100G5的Stratix的FPP配置®使用高DCLK频率IV器件,某些罕见的比特流模式可能导致器件在配置期间表现出高于预期的VCC电流消耗。发生这种情况时,器件将在配置后无法进入用户模式,或者在进入用户模式时断言CRC_ERROR。

解决/修复方法

如果您没有观察到上述故障症状,则不会影响您的系统。如果您怀疑系统受此问题的影响,请联系Altera mySupport

请登录后发表评论

    没有回复内容