为什么ALTLVDS_TX宏功能在使用3的序列化因子时会错误地生成tx_outclock?Altera_wiki6年前发布30该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDIntel/AlteraSoCs
没有回复内容