为什么ALTLVDS_TX宏功能在使用3的序列化因子时会错误地生成tx_outclock?-Altera-Intel社区-FPGA CPLD-ChipDebug