构建导入项目时出错:’没有制定目标的规则’-Altera-Intel社区-FPGA CPLD-ChipDebug

构建导入项目时出错:’没有制定目标的规则’

如果使用版本9.1 SP2或更早版本(使用GCC 3工具链)创建应用程序或库项目,并使用GCC 4工具链将其导入到10.0版Nios II SBT for Eclipse,则可能会看到显示的构建错误。

在GCC 4中构建错误

make all Info: Building ../hw_bsp make --no-print-directory -C ../hw_bsp make[1]: *** No rule to make target '/cygdrive/c/tmp/verilog_niosII_stratixII_2s60_standard/software/hw_bsp/alt_sys_init.c', needed by 'all'. Stop. make: *** [../hw_bsp-recurs-make-lib] Error 2

如果使用GCC 3工具链将GCC 3项目导入到版本10.0 SBT for Eclipse,并且稍后将工具链更改为MinGW Nios II GCC4 ,也会发生此错误。

此问题仅影响运行Windows操作系统的平台。

解决/修复方法

若要避免此错误,请按照下列步骤操作:

  • 编辑应用程序项目和库项目makefile并添加插入的代码,如图所示。
  • 右键单击BSP项目,指向Nios II ,然后单击Generate BSP
  • 清理并重建应用程序和库项目。

GCC 4构建错误的Makefile更正

#------------------------------------------------------------------------------ # The adjust-path macro # # If COMSPEC is defined, Make is launched from Windows through # Cygwin. This adjust-path macro will call \'cygpath -u\' on all # paths to ensure they are readable by Make. # # If COMSPEC is not defined, Make is launched from *nix, and no adjustment # is necessary #------------------------------------------------------------------------------ # Beginning of inserted code ifndef COMSPEC ifdef ComSpec COMSPEC = endif # ComSpec endif # !COMSPEC #end of inserted code ifdef COMSPEC adjust-path = adjust-path-mixed = else adjust-path = adjust-path-mixed = endif

或者,安装Altera Complete Design Suite 11.0或更高版本。

请登录后发表评论

    没有回复内容