关于某些Stratix®和Stratix GX专用时钟输入引脚(如差分片上匹配(OCT),PCI二极管,总线保持和弱上拉电阻)的I / O功能是否存在任何已知问题?Altera_wiki6年前发布110该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDIntel/AlteraSoCs
没有回复内容