关于某些Stratix®和Stratix GX专用时钟输入引脚(如差分片上匹配(OCT),PCI二极管,总线保持和弱上拉电阻)的I / O功能是否存在任何已知问题?-Altera-Intel社区-FPGA CPLD-ChipDebug