使用NC-Elab或NC-Verilog详细说明altmult_add模块时,为什么会收到以下错误消息:(sourcea [1] == 1)? mult_a_wire [width_a-1:0]:dataa_int [(2 * width_a)-1:width_a]; ?Altera_wiki6年前发布70该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDIntel/AlteraSoCs
没有回复内容