当我从APEXTM EP20K200E器件迁移到EP20K400E器件时,为什么我的设计不合适?-Altera-Intel社区-FPGA CPLD-ChipDebug

当我从APEXTM EP20K200E器件迁移到EP20K400E器件时,为什么我的设计不合适?

虽然484引脚和672引脚FineLine BGA TM封装中的EP20K200E和EP20K400E器件引脚兼容,但EP20K400E器件还有一些额外的专用锁相环(PLL)引脚,它们是EP20K200E器件上的用户I / O引脚。如果您尝试将设计从EP20K200E器件迁移到EP20K400E器件,请确保没有非法的引脚分配,否则编译将导致不合适。具体来说, LOCK1/3CLKLK_OUT1PCLKLK_FB1PVCC_CKLK1/3 ,G ND_CKLK1/3VCC_CKOUT1GND_CKOUT1信号都有专用引脚,对应EP20K200E器件上的用户I / O引脚。这些I / O引脚应保留在EP20K200E器件中,以确保移植到EP20K400E器件。

请登录后发表评论

    没有回复内容