为什么我的锁相环（PLL）行为仿真的输出总是’X’（Quartus）

一个输出altclklock行为仿真将永远是一个X，如果你的测试平台时钟的频率并不完全由^MegaWizard® -生成的频率相匹配altclklock实例。在某些情况下，MegaWizard PLL实例会稍微改变输入时钟频率。

例如，如果使用MegaWizard Plug-In Manager创建90 MHz PLL，则生成的输出文件的周期为11108 ps，转换为90.025 MHz。此外，如果在测试平台中创建90 MHz时钟，则PLL输出信号将始终为X.

要进行正确的仿真，请确保您的测试平台时钟等于MegaWizard输出文件中指定的确切值。