由于Quartus®II软件存在问题，使用EDA仿真库编译器将NC-Sim的Verilog HDL和VHDL仿真库编译到同一输出目录会覆盖文件cds.lib 。没有其他文件和子目录受到影响。
解决/修复方法
要解决此问题，请按照以下步骤操作。
- 编译Verilog HDL库
- 将输出目录中的文件cds.lib复制到另一个位置
- 在与Verilog HDL库相同的输出目录中编译VHDL库
- 编辑刚刚生成的cds.lib文件并附加第一个cds.lib的内容，但第一行除外
include ...
计划在Quartus II软件的未来版本中修复此问题。
没有回复内容