在Avalon-MM模式下使用Altera PCI Express硬核IP时,TxsByteEnable_i信号是否可用于读写事务?-Altera-Intel社区-FPGA CPLD-ChipDebug

在Avalon-MM模式下使用Altera PCI Express硬核IP时,TxsByteEnable_i信号是否可用于读写事务?

带有Avalon®-MM接口的PCI®Express硬核IP用户指南错误地暗示TxsByteEnable_i信号仅用作“写字节使能”。这些信号实际上用于读取和写入请求。

解决/修复方法

表中的描述应为“读和写字节使能”。另请注意,读取字节使能存在限制,如“Avalon-MM-to-PCI Express上游读取请求”部分的最后一段所述。该段应该开始:

对于突发计数大于1的Avalon-MM读取请求,必须声明所有字节使能。除了Avalon-MM TX从接口信号表中显示的连续使能限制之外,对突发计数为1的Avalon-MM读请求的字节使能没有限制

此详细信息将包含在用户指南的未来版本中。

请登录后发表评论

    没有回复内容